芯片 IP 是由专门的公司针对特定功能需求而开发的、标准的芯片功能模块，特点是经过验证的、成熟可靠的、可重复使用的标准化产品。它的作用在于能够帮助芯片设计公司提升设计效率，缩短开发周期，同时还能降低设计风险、设计成本和开发难度。

一款SoC芯片的内部通常都是由不同的功能模块构成。高重复度使用的功能模块就会被设计成标准的“积木”模块 - 芯片IP。这样，芯片设计公司在做SoC芯片设计的时候，对于一些高度标准化的功能模块，可以通过IP授权的方式，直接购买一些现成的、合适的“积木”模块进行组合设计。

当前全球核心IP主要由ARM、Synopsys，Cadence提供，行业集中度较高。现阶段，我国车载SoC芯片在设计研发过程中所用的IP也大都从国外购买。主要原因在于国内IP厂商发展较晚，IP资源池不够丰富且缺乏生态体系。

采用国际头部企业的芯片IP的好处在于产品成熟，可靠性好。但问题在于这些IP的授权费用较高。并且，从长远来看，这种模式也会对我国国产芯片的自主和安全产生潜在的风险，因此推进关键IP的国产化是一条必须要走，并且迫在眉睫的路。

目前Synopsys、Cadence、Siemens三家企业在全球EDA工具市场占据垄断地位。据集微数据咨询数据显示，在2022年，这三家公司占据全球EDA市场近八成的份额。

从国内市场来看，排在第一位的是Cadence，市场占比29%；其次是Synopsys，占比为28%；第三位是Siemens，占比为16%。三家国际巨头共占国内市场70%以上的份额，头部优势明显。国产EDA厂商华大九天在国内市场排名第四位，市占率约为7%。虽然EDA国产化进展不错，但受制于海外EDA头部企业的深厚技术、经验积累等优势，国产EDA厂商依旧面临技术、人才、用户协同等不同方面的挑战。

2022年中国EDA行业市场格局(信息来源：集微咨询)

国外三巨头的优势在于能提供完整的EDA工具，覆盖从前端设计、后端设计、仿真/验证直到流片的整套产品，形成了设计闭环。

国内众多的EDA公司仍然以点工具产品为主，但同时也在点工具基础上往全链条工具方向拓展。目前，国内EDA公司布局验证工具者较多，设计全工具链企业较少。

与国际EDA巨头相比，国内EDA厂商在产品系统性、技术先进性等方面仍存在一定差距。因此，国内EDA企业需要坚持自主创新，持续提升自身在某单点细分领域的优势，进而不断由点及面地拓展产品线，循序渐进，不断拉近与头部企业的差距。

按照原材料的使用场景，半导体原材料可以分为晶圆制造材料和封装材料。其中晶圆制造材料包括硅片、光掩模版、光刻胶、电子特气、溅射靶材、CMP抛光材料等；封装材料包括封装基板、键合丝、芯片粘结材料、包封材料等。

半导体原材料（信息来源：公开资料整理）

参考芯片生产制造的整个流程，半导体设备可以对应划分为制造设备（前道设备）和封测设备（后道设备）两类。其中，前道设备主要使用于晶圆制造环节，包括光刻机、刻蚀机、离子注入机、薄膜沉积设备、CMP 设备、清洗设备等；后道设备主要用于封装和测试环节，包括在封装环节使用的减薄机、划片机、贴片机、引线键合机等设备，以及在测试环节使用的测试机、探针台、分选机等设备。

2.3 中游产业分析

车载SoC芯片中游产业包括芯片设计、芯片制造和封装测试三个主要环节。其中，有部分企业进行了垂直整合，涉及到了所有的环节。也有些企业只是参与其中一个环节。根据所包含环节的不同，这些半导体企业的经营模式一般可分为垂直整合模式（IDM模式）、晶圆代工模式（Foundry模式）和无晶圆厂模式（Fabless模式）。

车载SoC芯片设计通常包含以下几个流程：需求定义、系统级设计、前端设计和后端设计四大阶段。

芯片产品部门结合应用场景、竞品分析、客户需求等多方面调研结果，进行市场需求分析，并输出MRD（市场需求文档），完成芯片的功能需求定义。

市场需求明确后，架构师团队会将市场需求转化为芯片的规格指标，即输出PRD（产品规格文档），详细描述这款芯片的功能、性能、尺寸、封装、应用等内容，进而完成芯片的产品定义。同时，架构师团队和算法团队会协同进行建模仿真，并输出芯片设计方案和芯片原型方案，然后移交设计团队。系统设计需要从功能、性能、成本、功耗、安全等角度出发进行全方位考量，确保芯片最终能实现各方面的平衡。

在前端设计阶段，设计团队的工程师根据系统设计阶段确定的方案，针对各模块开展具体的电路设计，使用专门的硬件描述语言（Verilog或VHDL），对具体的数字电路实现进行RTL（Register Transfer Level）级别的代码描述。前端设计包括HDL编码、仿真验证、逻辑综合、静态时序分析、形式验证等环节。

后端工程师拿到网表和约束文件后，先对电路进行布局（Floor plan）和绕线(Place and Route)，完成物理实现后，再对布线的物理版图进行功能和时序上的各种验证。验证不满足要求则需要重复之前的步骤，最终生成用于芯片生产的GDS II(Geometry Data Standard)版图。后端设计包括DFT （Design for Test 可测性设计）、单元布局规划 、时钟树综合、布线 、寄生参数提取、物理版图验证等流程。

芯片封装环节是指将晶圆上的晶粒（Die - 裸片）切割下来，并将其固定在封装基板上，同时将晶粒与封装基板上的电路连接起来，实现电路连通。然后再通过注塑成型工艺，在上面加一层保护壳，通过封装最后起到保护、支撑、连接、散热等作用。

在芯片封装测试中，封装环节价值占比约为80%-85%，测试环节价值占比约为15%-20%。做封装业务的企业一般同时拥有测试业务，其中，封装业务是核心业务，测试业务属于补充和辅助业务。随着芯片设计行业的迅速发展，产生了大量的测试业务需求，原来的封测一体化企业没有精力去覆盖到所有的需求，因此便催生了一些独立的第三方芯片测试公司。

根据 Frost & Sullivan 数据，中国大陆封测市场预计在2025年达将达到 3551.90 亿元的市场规模，占全球封测市场比重约为75.6%，其中，先进封装业务在中国大陆封测市场比重将达到 32.0%。

近些年，高通、联发科等知名芯片设计公司逐步将封装测试订单转向中国大陆企业，全球晶圆制造龙头企业也陆续在大陆建厂扩产，与此同时，国内芯片设计企业的规模也在逐步扩大。在此背景下，国内封装测试企业进入发展“快车道”。

2.4 下游产业分析

Tier1和车企属于芯片设计公司的下游客户。在以往的产业链模式中，整个供应链是线性的，芯片设计公司作为Tier2，与Tier1之间的接触和合作比较密切，与车企之间很少接触。现在很多车企却会主动找头部芯片公司进行交流和合作，共同调研用户需求，定制开发适合自身需求的芯片。这种合作模式既有利于提升车企自身的产品竞争力，也有利于保证芯片供应的稳定性。

目前主流车企纷纷布局车载SoC芯片赛道，不过，布局方式并不完全相同，甚至有的车企会同时兼顾使用多种模式。布局方式大致可以分为以下四种：自研、合资、战略投资和战略合作。

2.4.2 车企SoC芯片自研

车载SoC芯片目前主要应用在智能座舱和智能驾驶两大领域。其中，自研智能驾驶SoC芯片的车企相对比较多，以特斯拉、蔚小理等新势力为代表。自研智能座舱SoC芯片的主机厂还比较少。那么车企自研车载SoC芯片的动机是什么呢？

1）满足定制化/差异化需求：对于打算全栈自研的车企来讲，自研芯片便可以自己定义芯片规格需求，甚至可以基于自己的算法架构来设计芯片架构，因此，这有利于更好地实现软硬件协同，使得硬件和软件达到一个最佳的适配度，进而帮助车企量身打造一款有别于竞争对手的高“性价比”产品，进而提升整车产品的竞争力。

2）提高对车载SoC芯片供应链的掌控度：尤其是在经历过疫情期间的芯片供应链风险后，车企对于关键核心芯片的供应链安全问题更加重视。自研SoC芯片在一定程度上能够帮助车企减少对供应商的依赖，提高芯片供应的稳定性。

那么，车企自研SoC芯片会面临的哪些挑战？

1）车规级芯片设计人才稀缺：自研芯片的前提就是要能够成功组建一支出色的芯片设计团队，自研团队不仅需要具备良好的硬件设计能力，还需较强的软件开发能力。只有设计出一套“好用”的软件栈，让硬件和软件充分耦合，才能挖掘出芯片的性能潜力。

2）资金投入大：在研发投入方面，据知名半导体技术研究机构相关统计结果显示，28nm芯片研发需要5130万美元，16nm芯片需要1亿美元，7nm芯片需要2.97亿美元，5nm芯片需要5.42亿美元，3nm芯片将接近10亿美元。现在应用在座舱或智驾的大算力SoC芯片至少都是7nm工艺起步，否则，很难跟市面上主流的SoC芯片进行同台竞争。

3）回报周期长：从时间维度来看，自研一款全新的芯片，从研发到量产，需要依次经历：产品需求定义、系统架构设计、前端设计、后端设计、流片与封测、车规可靠性认证、功能安全认证、量产等环节，至少需要3-5年的时间。并且，等到芯片可以量产上车时，它在市场上是否还有竞争力 —— 不管是价格，还是产品性能，都非常考验芯片团队的前瞻规划能力和设计开发能力。